элемента 2 появится низкий уровень, а он связан со входом элемента 1. Поскольку на входе R элемента 1 низкий уровень, на его выходе низкий уровень изменится на высокий. Этот высокий уровень связан со входом элемента 2, обеспечивая на выходе Q низкий уровень. Когда на выходе Q высокий уровень, говорят, что триггер находится в единичном (SET) состоянии. Он остается в этом состоянии до тех пор, пока на вход R не будет подан высокий уровень, переводящий триггер в исходное состояние.

«Недопустимое» или «неразрешенное» состояние имеет место, когда одновременно на оба входа, R и Зподает-ся высокий уровень. В этом случае выходы Q и Q пытаются перейти в низкое состояние, но Q и Q не могут быть одновременно в одинаковом состоянии без нарушения работы триггера. При одновременном отключении высокого уровня со входов R и S, оба выхода пытаются перейти в состояние с высоким уровнем. Поскольку всегда логические элементы немного отличаются друг от друга, то один из них перейдет в состояние с высоким уровнем раньше. Это заставит другой элемент перейти в состояние с низким уровнем. В этом случае имеет место непредсказуемый режим работы и, следовательно, состояние выходов триггера не может быть определено.

На рис. 34-2 изображена таблица истинности для работы RS-триггера. На рис. 34-3 изображено упрощенное схематическое обозначение RS-триггера.

Другим типом триггера является триггер с синхронизирующим входом. Он отличается от RS-триггера тем, что

NC = не изменяется

Рис. 34-2. Таблица истинности для RS-триггера.

Рис. 34-3 Логическое обозначение RS-триггера.

для его работы необходим дополнительный вход. Третий вход называется тактовым (или синхронизирующим) входом (CLK). На рис. 34-4 изображена логическая схема триггера с синхронизирующим входом. Сигнал высокого уровня на любом из входов входного блока триггера активизирует триггер, заставляя его изменить состояние. Входной блок, называемый «управляющим элементом», управляет или направляет тактовые импульсы на входы элементов триггера.

CLK-

Основной триггер

Рис. 34-4. Логическая схема тактируемого RS-триггера.

Рис. 34-5. Логическое обозначение тактируемого RS-триггера.

Триггер с синхронизирующим входом управляется логическими состояниями входов R и S при наличии тактового импульса. Изменение состояния триггера происходит только по переднему фронту тактового импульса. Передний фронт тактового импульса - это переход в положительном направлении (от низкого к высокому), что означает возрастание амплитуды импульса от нулевого напряжения до положительного значения. Это называется запуск по положительному фронту (фронту импульса, запускающему цепь).

Пока уровень на тактовом входе низкий, уровни входов R и S могут изменяться, не влияя на состояние триггера. Входы R и S становятся чувствительными только в течение тактового импульса. Это называется синхронной работой. Триггер работает синхронно с тактовым сигналом. Синхронная работа важна в компьютерах и калькуляторах, когда каждый шаг выполняется в определенном порядке. На рис. 34-5 изображен логический символ, используемый для обозначения тактируемого RS-триггера.

D-триггер полезен, когда должен быть сохранен только один бит данных (1 или 0). На рис. 34-6 изображена логическая схема D-триггера. Он имеет один вход для данных и вход для тактовых импульсов. D-триггер также называют триггером с задержкой. Вход D задерживает один тактовый импульс перед изменением уровня выхода (Q). Иногда D-триггер имеет вход PS (предустановка) и вход CLR (очистка). Когда на вход предустановки подан низкий уровень (0), он устанавливает выход Q в состояние 1. Когда на вход очистки подан О, Q также устанавливается 0. D-триггеры, соединенные вместе, образуют сдвиговые регистры и регистры памяти. Эти регистры широко используются в цифровых системах.

CLK-

Рис. 34-6. Логическая схема и обозначение D-триггера.

Наиболее широко используемый триггер - это JK-триггер. Он обладает всеми особенностями триггеров других типов. Логическая схема и обозначение JK-триггера показаны на рис. 34-7. J и К - это входы. Важная особенность JK-триггера состоит в том, что при подаче на оба входа J и К высокого уровня сигнала, повторяющиеся тактовые импульсы заставляют выход переключаться или изменять состояние. Два асинхронных входа, PS (предустановка) и CLR (очистка), блокируют синхронные входы, входы данных J и К и вход тактовых импульсов. JK-триггеры ши-

Рис. 34-7. Логическая схема и обозначение JK-триггера.