Главная  Введение в электрику 

[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92] [93] [94] [95] [96] [97] [98] [99] [100] [101] [102] [103] [104] [105] [106] [107] [108] [109] [110] [111] [112] [113] [114] [115] [116] [117] [118] [119] [120] [121] [122] [123] [124] [125] [126] [127] [128] [129] [130] [131] [132] [133] [134] [135] [136] [137] [138] [139] [140] [141] [142] [143] [144] [145] [146] [147] [148] [149] [150] [151] [152] [153] [154] [155] [156] [157] [158] [159] [160] [161] [162] [163] [164] [165] [166] [167] [168] [169] [170] [171] [172] [173] [174] [175] [176] [177] [178] [179] [180] [ 181 ] [182] [183] [184] [185] [186] [187] [188] [189] [190] [191] [192] [193] [194] [195] [196] [197] [198] [199] [200] [201] [202] [203] [204] [205] [206] [207] [208] [209] [210] [211]

последовательное представление параллельного двоичного слова, поданного на вход.

На рис. 35-16 изображена схема преобразования данных из параллельного кода в последовательный с помощью мультиплексора. Трехразрядное двоичное слово со счетчика используется для выбора нужного входа. Параллельное восьмиразрядное слово подается на вход мультиплексора. При увеличении двоичного числа на выходе счетчика последовательно выбираются входы мультиплексора. На выходе мультиплексора появляется последовательное двоичное слово, равное паралле-льному, поданному на вход.

35-3. Вопросы

1. Что такое мультиплексор?

2. Как используются мультиплексоры?

3. Нарисуйте логическую схему мультиплексора?

4. С данными каких типов имеют дело мультиплексоры?

5. Как использовать мультиплексор для преобразования данных из параллельного кода в последовательный?

35-4. АРИФМЕТИЧЕСКИЕ СХЕМЫ Сумматор

Сумматор - это главный вычислительный элемент цифрового компьютера. Компьютер выполняет всего несколько подпрограмм, в которых не используется сумматор. Сумматоры рассчитаны на работу либо в параллельных, либо в последовательных цепях. Поскольку параллельный сумматор работает быстрее и используется чаще, он будет рассмотрен более детально.

Для того чтобы понять, как работает сумматор, необходимо вспомнить правила сложения:

0 0 1 1

+0 +1 +0 +1

о Т 1 Перенос 1 О



Входы

Выходы

Рис. 35-17. Таблица истинности, составленная с помощью правил сложения.

На рис. 35-17 изображена таблица истинности, основанная на этих правилах. Заметим, что греческая буква сигма (I) используется для обозначения суммы столбца. Столбец переноса обозначен С,. Эти обозначения используются в промышленности при описании сумматора.

Столбец суммы в таблице истинности совпадает со столбцом выхода в таблице истинности для элемента исключающее ИЛИ (рис. 35-18). Столбец переноса совпадает со столбцом выхода в таблице истинности для элемента И (рис. 35-19).

Ня рис. 35-20 изображены элементы И и исключающее ИЛИ, соединенные параллельно для того, чтобы обеспечить логическую функцию, необходимую для одноразрядного сложения. Выход переноса (С) обеспечивается элементом И, а выход суммы (I) обеспечивается элементом исключающее ИЛИ. Входы А и В соединены со входами элемента И и элемента исключающее ИЛИ. Таблица истинности для этой цепи такая же, как и таблица истинности, полученная с использованием правил двоичного сложения (рис. 35-17). Поскольку эта цепь не учитывает какие-либо переносы, она

Рис. 35-18. Таблица истинности для элемента исключающее ИЛИ.

Рис. 35-19. Таблица истинности для элемента И.



Рис. 35-20. Схема полусумм атора.

называется полусумматором. Он может быть использован в качестве сумматора младшего разряда при сложении двоичных чисел.

Сумматор, учитывающий перенос, называется полным сумматором. Полный сумматор имеет три входа и выходы для суммы и переноса. На рис. 35-21 приведена таблица истинности для полного сумматора. Вход С - это вход переноса. Выход Сц - это выход переноса.

На рис. 35-22 изображен полный сумматор, составленный из двух полусумматоров. Выходы обоих полусумматоров поданы на входы элемента ИЛИ для получения выхода переноса. На выходе переноса будет 1, если на обоих входах либо первого, либо второго элемента исключающее ИЛИ также будут высокие уровни. На рис. 35-23 показаны обозначения полусумматора и полного сумматора. Отдельный полный сумматор способен сложить два одноразрядных числа и вход переноса. Для сложения двоичных чисел, имеющих более одного разряда, необходимо использовать дополнительные сумматоры. Вспомним, что

Входы

Выходы

Рис. 35-21. Таблица истинности для полного сумматора.

Рис. 35-22. Логическая схема полного сумматора, использующая два полусумматора.



[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92] [93] [94] [95] [96] [97] [98] [99] [100] [101] [102] [103] [104] [105] [106] [107] [108] [109] [110] [111] [112] [113] [114] [115] [116] [117] [118] [119] [120] [121] [122] [123] [124] [125] [126] [127] [128] [129] [130] [131] [132] [133] [134] [135] [136] [137] [138] [139] [140] [141] [142] [143] [144] [145] [146] [147] [148] [149] [150] [151] [152] [153] [154] [155] [156] [157] [158] [159] [160] [161] [162] [163] [164] [165] [166] [167] [168] [169] [170] [171] [172] [173] [174] [175] [176] [177] [178] [179] [180] [ 181 ] [182] [183] [184] [185] [186] [187] [188] [189] [190] [191] [192] [193] [194] [195] [196] [197] [198] [199] [200] [201] [202] [203] [204] [205] [206] [207] [208] [209] [210] [211]

0.0013