Главная  Микропроцессорные системы 

[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [ 29 ] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92]

Таблица 3.1

Число

Время доступа

Потребляемая

Класс схем

ячеек

мощность, мВт,

Примечан!:е

в одном

обращение/хра-

кристалле

Цикл обращения,

нение

Биполярные

1024

60-90/60-90

500/500

Динамиче-

4096

420/700

350/30

ские лМДП

Динамиче-

1024

300/600

450/60

ские pMJXn

Статиче-

1024

450-1300/450-

350/90

ские лМДП

1300

КМДП

1024

600/600

30/0,0003

2048

1000

Программируются в процессе изготовления

16384

-/200

Программируются в процессе изготовления

ттлш

4096

Программируются пользователем электрическим путем

ППЗУ

рМДД

2048

1300

Запись информации во все 2048 разрядов может быть осуществлена за 120 с. Стирание записанной информации осуществляется ультрафиолетовым светом.

пМДД

4096

Запись - электрическая пользова-

телем, стирание - ультрафиолетовым

светом



Весьма перспективным типом запоминающих устройств являются ОЗУ, изготовляемые по КМДП-технологии, имеющие ничтожно малое потребление мощности в режиме хранения и достаточно большое быстродействие.

По конструктивному исполнению ЗУ для микропроцессорных систем разделяются на следующие группы:

встроенные ЗУ, представляющие собой регистровую память универсальных микропроцессоров, а также ОЗУ и ПЗУ объемом до 8К, размещенные на одном кристалле с обрабатывающей частью, для специализированных МП;

ЗУ, выполненные в Виде отдельных БИС, внешних по отношению к МП;

платы ЗУ, представляющие собой набор БИС различного типа (ОЗУ, ПЗУ, ППЗУ), образующих законченное устройство памяти микро-ЭВМ.

Влияние конструктивного исполнения ЗУ на их внутреннюю структуру определяется стремлением выпускать законченные в функциональном отношении монолитные блоки. Ограничения числа внешних выводов в одной БИС приводят к необходимО)Сти совмещения на одном кристалле матриц запоминающих элементов, схем дешифрации адреса, управляющих и усилительных схем.

Возможны два способа внутренней разрядной организации БИС ЗУ - матричный, когда каждый разряд

Входы адреса

МатричноеЗУ

згхзг

Чтение/Записьр Вход данных

-[>ч

Цепи Вх/Выхстолдцод ~Г»~ \ ДШстопдцод I i-l

ВымдЗаннык

I 13

Входы адреса

Рис. 3.14. Функциональная схема статического МДП ОЗУ с раздельным входом - выходом данных



ЗУ адресуется индивидуально путем указания номера строки и столбца, на пересечении которых он находится, и словарный, при котором считывается вся строка, содержащая слово определенной разрядности. Способ разрядной организации БИС в значительной степени определяется назначением ЗУ. В ОЗУ, например, находят применение оба способа, причем матричный, как правило, используется в ЗУ малых объемов. В ПЗУ и ППЗУ используется исключительно словарный способ организации.

Остановимся теперь более подробно на рассмотрении конкретных примеров функциональных схем ЗУ различных типов.

Функциональные схемы ОЗУ. На рис. 3.14 изображена функциональная схема статического МДП ОЗУ емкостью 1024 ячейки с матричной внутренней разрядной организацией. Такое ОЗУ способно хранить 1024 одноразрядных слова, что кратко записывается в виде 1024x1-

Собственно ЗУ организовано в виде матрицы элементов, состоящей из 32 столбцов и такого же количества строк. Первые пять разрядов шины адреса используются для дешифровки номера строки, последние-для дешифровки номера столбца. Специальная схема управления переключает режимы «Запись/Чтение» по внешнему управляющему сигналу из МП. Кроме того, в ЗУ имеется специальный вход, называемый «Выбор кристалла» (ВК).

При наличии разрешающего сигнала на этом входе считывание информации в общую шину данных производится именно с этого кристалла. Таким образом, вход ВК позволяет расширять память без использования дополнительных логических схем до любого требуемого объема, ограничиваемого разрядностью адресного поля команды.

Входные и выходные усилители обеспечивают необходимую нагрузочную способность и совместимость по напряжению между МДП- и ТТЛ-схемами.

Особенностью рассматриваемой схемы является наличие в ней независимых входа и выхода данных, вследствие чего при организации памяти микро-ЭВМ на основе общей шины данных связь входных и выходных цепей должна осуществляться с помощью дополнительных внешних логических схем.



[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [ 29 ] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92]

0.0009