Главная  Микропроцессорные системы 

[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [ 34 ] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92]

регистре ВУ, В результате этого МП идентифицирует выдавшее запрос ВУ, и управление передается соответствующей подпрограмме обслуживания прерывания. Под воздействием этой программы формируется строб-импульс МП, который совместно с сигналом «Выбор ВУ», поступающим с дешифратора адреса, разрешает передачу данных ВУ через тристабильные буферные схемы в шину данных микро-ЭВМ. В рассмотренном способе организации прерываний по вектору все устройства

Данные ВУ1

Строб-импульс от МП

Выбор SomJiS

Подтверждение прерывания

Сигнап „Запрос прерывания кМП -*-

Адрес прерывания для В Ус

К ВУ1н

Запрос ВУ с на прерывание

Рис. 3.26. Функциональная схема обработки прерываний по вектору

обладают одинаковым приоритетом при их, непосредственном соединении с шиной подтверждения прерывания. Это означает, что все ВУ обслуживаются в порядке очередности поступающих от них запросов.

Приоритетная система прерывания реализуется с помощью дополнительных аппаратных средств (обычно специальных БИС). Задача распределения приоритетов должна решаться разработчиком системы обработки сигиалов на стадии проектирования, исходя из конкретного набора ВУ, продолжительности и скважности информационных сигналов на их выходах.



в заключение заметим, что, несмотря на использование специальных аппаратных средств, скорость обмена данными по прерыванию обйчно не превышает величин 100-300 кбит/с даже при условии, что осуществляется только передача полного слова микро-ЭВМ и не производится никаких дополнительных операций по проверке условий или преобразованию формата данных. Выполнение любой такой операции может значительно уменьшить эту скорость. Для обеспечения наиболее высокой скорости передачи больших массивов информации используется метод прямого доступа к памяти (ПДП).

Обмен с помощью прямого доступа к памяти. В этом случае ВУ обменивается информацией с ОЗУ непосредственно, минуя рабочие регистры ЦП и, в частности, аккумулятор. Организация самой процедуры обмена данными в режиме ПДП осуществляется в основном аппаратными средствами.

Для организации обмена по каналу ПДП микро-ЭВМ должна иметь специальный вход запроса на прямой доступ и выход сигнала разрешения на него. При поступлении на вход сигнала запроса микро-ЭВМ заканчивает выполнение очередной команды, подает на выход сигнал разрешения ПДП, по которому все основные ее шины приводятся в состояние с высоким выходным сопротивлением, в результате чего становится возможным непосредственное подключение к шине данных буферного регистра соответствующего ВУ, а к адресной шине - внешнего адресного регистра.

При обмене по каналу ПДП обычно имеют дело с большим массивом данных. При каждой передаче эл> мента массива происходит обмен одним информационным словом или его частью между одной ячейкой памяти и внешним устройством. В следующем обмене участвует уже другая ячейка памяти и>. д. Для организации такого обмена необходимо всякий раз указывать адрес ячейки ОЗУ, участвующей в обмене, а при передаче больших блоков информации автоматически изменять адресацию. Кроме того, необходимо указывать направление передачи информации, что обычно осуществляется специальными управляющими сигналами типа «Чтение/Запись».

Типовая функциональная схема интерфейса ПДП, реализующего необходимые операции, приведена на рис. 3.27. Для осуществления обмена по каналу ПДП



Регистр адреса

Регистр данных

Запрос канат ПДП

Разрешение канапа ПДП

Чтение/Запись

Шина адреса

Шина данных

Регистр данных

Интерфейс I ПДП !

Регистр адреса

Синхронизация

Рис. 3.27. Упрощенная функциональная схема интерфейса

соответствующее ВУ возбуждает триггер запроса Т\, выходной сигнал которого поступает на вход МП. После окончания выполнения очередной команды МП приостанавливает текущие вычисления, переводит адресную шину и шину данных в состояние высокого сопротивления и вырабатывает сигнал разрешения на прямой доступ. Этот сигнал используется также для установки триггера запроса Т\ в нулевое состояние. В состав схемы входит также регистр адреса, исходное состояние которого определяет адрес начальной ячейки памяти ОЗУ, с которой осуществляется обмен данными. После выполнения очередной операции пересылки данных содержимое этого регистра должно измениться на единицу, чтобы при следующем обмене в нем участвовала другая ячейка памяти. Для изменения состояния адресного регистра можно использовать сигнал разрешения на прямой доступ, поступающий из МП. Характер выполняемой при обмене операции - чтение или запись - определяется специальным триггером направления передачи Tj, управляемым от ВУ.

Так как по сигналу запроса канала ПДП шины адреса и данных отключаются от внутренних схем МП, то адрес участвующей в обмене ячейки памяти будет опре-



[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [ 34 ] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92]

0.001