Главная  Микропроцессорные системы 

[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [ 45 ] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92]

ной схемы необходимо, чтобы текущее состояние счетчика Nt в момент записи числа Nj не превышало значения записываемого числа, в противном случае произойдет пропуск момента совпадения содержимого счетчика с входным числом iVy, и дешифратор сравнения ДС не сможет выработать выходной сигнал на данном периоде обращения к преобразователю. Однако в РТС обычно выполняется условие АтТ„, максимально возможное значение Ат задано и не может превышать длительность строба ,Тст. Следовательно, схема преобразователя на рис. 4.13 допускает возможность обмена данными на интервале (Гп-Тст), что является ее решающим преимуществом по сравнению со схемой рис. 4.14 и оправдывает несколько большую сложность.

4.4, УПРАВЛЯЕМЫЕ ХРОНИЗАТОРЫ

Одним из основных узлов микропроцессорной системы обработки является хронизатор, который вырабатывает необходимые синхросигналы, обеспечивающие взаимодействие всех ее составных частей. Структура хронизатора определяется следующими исходными данными:

количеством синхросигналов и их взаимным расположением;

видом каждого сигнала (формой, длительностью, периодом следования);

стабильностью их параметров;

энергетическими характеристиками (уровнями напряжения, тока, нагрузочной способностью).

Основными элементами хронизатора, обеспечивающими выполнение заданных требований, являются:

эталонный генератор, задающий опорную периодическую последовательность импульсов требуемой частоты fa и стабильности б/э;

цифровые делители частоты, обеспечивающие заданную периодичность всех синхросигналов путем деления частоты /э эталонной последовательности;

шифраторы и дешифраторы, формирующие требуемый вид синхросигналов;

согласующие элементы, используемые для обеспечения нужных энергетических характеристик.

Выбор параметров этих элементов определяется заданными исходными требованиями, а их проектирование осуществляется на основе хорошо разработанных мето-



дов [24]. Во многих случаях проектирование сводится к выбору готовых интегральных микросхем, ассортимент которых постоянно расширяется как по функциональным возможностям, так и по качественным характеристикам. Поэтому нет смысла подробно рассматривать проектирование типовых элементов хронизаторов. Остановимся на особенностях применения в микропроцессорных системах хронизаторов, вырабатывающих специальные синхросигналы, параметры которых (например, период повторения, временное положение и т. п.) должны изменяться под действием внешних принимаемых сигналов.

Подобные случаи очень широко распространены в РТС различного назначения - синхронных системах связи, системах телеуправления, радионавигационных системах и т. п. Применительно к рассматриваемому здесь классу систем амплитудно-временного типа примером управляемого синхросигнала может служить сигнал начала измеряемого временного интервала в разностно-дально-мерных радионавигационных системах [26]. В таких системах, как известно, измеряется временной интервал между сигналами ведущей и ведомой станций, временное положение которых может изменяться. Следовательно, необходима синхронизация начала отсчета измеряемого временнбго интервала с моментом прихода полезного сигнала (например, сигнала ведущей станции).

В микропроцессорных измерительных системах подобная синхронизация может осуществляться под управлением вычислительного устройства (штриховые связи на рис. 4.2, 4.3). Для этого хронизатор, вырабатывающий импульс начала отсчета, должен иметь в своем составе специальный элемент (узел), выполняющий функции устройства управляемой задержки, рассмотренного в § 4.3. Наиболее просто поставленная задача решается на основе известного фазометрического принципа управ-, ления задержкой, к рассмотрению которого мы и перейдем.

Структура устройства, реализующего этот принцип задержки, и поясняющие его временные диаграммы приведены на рис. 4.15. Основным управляющим узлом здесь является фазосдвигающее устройство, включенное между эталонным генератором (ЭГ) и делителем частоты (ДЧ), на выходе которого формируется требуемая от хронизатора последовательность импульсов с перио-



дом 7хр=/(дТо, где Кп - коэффициент деления делителя частоты. То - период эталонного сигнала.

В состав фазосдвигающего устройства входит формирователь сдвинутых последовательностей (ФСП), управляющее устройство (УУ) и управляемый коммутатор (УК). На рис. 4.15,а-г показаны выходные сигналы формирователя сдвинутых последовательностей для случая /г=4. Величина А=то г определяет интервал дискре-

зосдвигающее устройство j

1---1

1 1 1

1 -Ч

-f- 1 1

1 1 1 1 1

1 1

II II

/ч\\\\\\\\\\\\\\\\\v

Рис. 4.15. Фазометрический принцип временной задержки

тизации задержки сигнала в рассматриваемом хрониза-торе. С помощью управляемого коммутатора один из этих сигналов подается на вход делителя частоты. Выбор сигнала определяется управляющим устройством, в функции которого входит не только прием управляющего кода Лу от вычислительного устройства, но при необходимости и преобразование этого кода к виду, удобному для управления коммутатором. В результате выходной сигнал делителя частоты на каждом периоде



[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [ 45 ] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92]

0.0015