Главная  Микропроцессорные системы 

[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [ 46 ] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92]

повторения оказывается «привязанным» к некоторому вполне определенному сигналу формирователя, задержанному относительно сигнала предыдущего периода на величину T:=NyA. Соответствующую задержку имеет и выходной сигнал хронизатора (на рис. 4.15,(3 Ny-2, т. е. т=-2А).

Более детальное рассмотрение простейшего варианта схемы фазосдвигающего устройства содержится в [24], где представлен так называемый цифровой фазовращатель, в котором за один период эталонного сигнала то может происходить сдвиг входного (а следовательно, и выходного) сигнала делителя частоты только на величину ±А. Для реализации произвольного сдвига r=NyA в такой схеме необходимо число Ny предварительно преобразовать в совокупность- из Лу последовательных управляющих импульсов, следующих с частотой, не превышающей fo=l /то. При этом минимальное время отработки требуемого сдвига, т. е. время управления фазо-сдвигающим устройством, будет равно /ущ,=ЛГуТо. Таким образом, упрощение схемы здесь достигается за счет увеличения времени отработки управляющего сигнала Ny, поступающего с выхода вычислительного устройства.

Изложенные соображения позволяют определить тре-.бования к процедуре обмена данными между вычислителем и фазосдвигающим устройством управляемого хронизатора. В данном случае операция обмена должна быть синхронизирована с моментом выработки выходного сигнала так, чтобы разрешенный для обмена интервал располагался, как показано на рис. 4.15,е. При этом запрещенный интервал в общем случае складывается из времени управления tynp (времени преобразования управляющего кода Ny в требуемую последовательность фазо-сдвигающих команд) и максимально допустимого сдвига выходного сигнала Гтах за один период повторения Тр. В течение разрешенного интервала осуществляется программное вычисление управляющего числа Ny (за время ?выч) и вывод этого числз на внешнее устройство (за время операции обмена /обм). Этим определяется условие выбора периода управления хронизатором 7у>>

>/выч + обм + /упр +tmax-

Если Гу>7хр, это условие означает, что управление хронизатором не может осуществляться на каждом периоде выходного сигнала, что может вызывать ухудшение качества управления. Поэтому при построении ми-



кропроцессориых систем, в состав которых входит управляемый от вычислителя хронизатор, необходимо учитывать указанное ограничение.

Следует отметить еще одну важную особенность рассматриваемого фазометрического. принципа управления задержкой. В отличие от рассмотренных в § 4.3 принципов реализации управляемой задержки, в данном случае управляющее число Ny, передаваемое из вычислителя в фазосдвигающее устройство, определяет не полное значение интервала задержки на каждом шаге (как на рис. 4.13, 4.14), а лишь величину приращения этого интервала на текущем шаге управления (относительно ранее выработанного значения). Это приводит к необходимости передачи знакопеременных чисел ±Лу из вычислительного устройства.

Обычно по шине данных, связывающей МП с внешними, устройствами, передается только модуль числа Ny, а для передачи знака используется дополнительная операция обмена, что усложняет процедуру взаимодействия вычислителя с управляемым хронизатором. Для упрощения этой процедуры можно использовать один из разрядов шины данных (например, самый старший разряд) в качестве носителя информации о знаке передаваемого числа, если оставшееся количество разрядов шины данных достаточно, для передачи максимально возможного числа Ny, которое определяет диапазон ттаж допустимых приращений интервала задержки за один цикл управления хронизатором (рис. 4.15,е). Для радиотехнических приложений, это ограничение не является обременительным, так как здесь находят применение МП с разрядностью данных 8 и более. Однако для организации такой процедуры обмена необходимо предварительно осуществить программным путем запись состояния триггера знака МП в определенный разряд регистра данных, предназначенного для обмена с фазосдвигаю-щим устройством.

В заключение следует заметить, что фазометрический принцип управления временным положением формируемого сигнала находит применение, когда управление временным интервалом не сопровождается отсчетом или измерением этого интервала. В последнем случае более подходящими являются принципы, рассмотренные в § 4.3, в которых управляющее число Ny одновременно характеризует (с точностью До интервала дискретиза-



ции) значение переменного временнбго интервала т,-(см. рис. 4.13, 4.14), подлежащего измерению.

Рассмотренные выше разновидности радиотехнических внешних устройств относятся к потребителям информации, вырабатываемой микропроцессорным вычислителем на основе программной обработки внешних данных, поступающих от устройств, непосредственно взаимодействующих с принимаемыми радиотехническими сигналами. Применительно к измерительным системам, структура которых была приведена на рис. 4.2, такими устройствами являются цифровые дискриминаторы.

4.5. ЦИФРОВЫЕ ДИСКРИЛШНАТОРЫ

Структура и принцип действия дискриминаторов цифровых следящих измерителей определяются характером принимаемого сигнала и видом модуляции, используемой для кодирования информационного параметра. В зависимости от измеряемого параметра сигнала различают амплитудные, временные, фазовые и частотные дискриминаторы. По функциональному назначению, измерительной системы дискриминаторы разделяют на дальномерные и угломерные. Вопросы синтеза структуры и анализа характеристик всех этих разновидностей дискриминаторов весьма обстоятельно изложены в специальных монографиях [18, 27, 34]. Поэтому здесь остается только отметить некоторые особенности использования дискриминаторов в микропроцессорных измерительных системах, общая структура которых представлена на рис. 4.2.

С точки зрения микропроцессорных систем дискриминатор следует рассматривать как внешнее устройство, являющееся источником данных для вычислителя. Его назначение - выработка цифрового кода, пропорционального отклонению е принятого значения полезного параметра ти от измеренного ранее значения Тэ, которое определяется с помощью микропроцессорного вычислителя и используется для управления схемой селекции полезного сигнала (см. рис. 4.1, 4.2).

Использование программных методов обработки сигналов открывает новые возможности для одновременной селекции полезного сигнала на фоне помех и оценивания его информационных параметров. В связи с этим традиционное (для аппаратной реализации следящих си-



[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [ 46 ] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92]

0.0009