Главная  Микропроцессорные системы 

[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [ 84 ] [85] [86] [87] [88] [89] [90] [91] [92]

Мнемоническое обозначение

Название

Выпочнямые операции

Формат команды

Время исполнения

машинные циклы

Способ адресации

Флаги АЛУ на которые влияет результат операции

DAD гр (DAD В, DAD D. DADH, DAD SP)

Двойное сложение пары регистров

Десятичная коррекция содержимого аккумулятора

СП СП

(Я) (L) *- (И) (L) + + (rh) (rl)

8-разрядное число в аккумуляторе преобразуется в двончно-де-сятичную форму по следующему правилу:

1. Если содержимое 4-х младших разрядов аккумулятора больше 9 нли если (СУ,) = 1, то к аккумулятору добавляется число 6

2. Если содержимое 4-х старших разрядов стало после этого больше 9 или если (СУ) - = 1, то число 6 добавляется и к содержимому 4-х старших разрядов аккуммлятора

О О Р 1 О О 1

0 0 10 0 111

Регистропая



Логические команды

Мнемоническое обозначение

Время выполнения

Флаги АЛУ.

Название

Вьш01шяемые операции

Формат команды

машинные циклы

такты

Способ адресации

на которые в{1ияег результат операции

ANA г

Логическое умножение регистров с А

(А)(А)А(г) (СУ) *- 0 (СУ.) 0

1 0 lOOSSS

Регистровая

ANA М

Логическое умножение ячейки памяти с А

(А) *- (А) Л т (L)]

icy) 0 (СУ,) 0

10 10 0 110

Регистро-ваи косвенная

Логическое умножение константы с А

(А) *- (А) Л {В,) (СУ) 0 (СУЛ-О

1110 0 110

Непосредственная

XRA г

Отрицание равнозначности с регистром

(А)(А)®(гу (СУ) <- 0 (СУ,) *- 0

1 0 1 0 1 S S S

Регистровая

XRA М

Отрицание равнозначности с памятью

(A),(A)e[(H){L)] (СУ) •.- 0 (СУ,) 0

10 10 1110

Регистровая косвенная

Отрицание равнозначности с константой

(А)*-(А)е{В,) (СУ) 0 (СУ,)0

1110 1110

Непосредственная



время выполнения

Флага АЛУ,

Мнемоническое обозначение

Название

Выполняемые операции

Формат команды

машинные циклы

такты

Способ адресации

на которые влияет результат операции

ORA г

Логическое сложение регистра с А

(А)*-(А) У (г) (СУ) 0 (СУ,) 0

1 0 1 1 0 S SS

Регистровая

ORA М

Логическое сложение ячейки памяти с А

(А) (А) V т (L)] (СУ) *~ 0 (СУ,) 0

1 0 1 1 0 1 It}

Регистровая косвенная

Логическое сложение константы с А

(А) (А) V (В,) (СУ) ч- 0 (СУ.)-О

11110 110 {В2)

Непосредственная

СМР г

Сравнение А с регистром

(А) - (г), (А) не изменяется, (2)= 1, если (Л) = (/); (СУ) = 1. если {А)<(г)

1 0 1 1 1 S S S

Регистровая

СМР М

Сравнение А с ячейкой памяти

(A)-[(H)(L)], (А) не изменяется, (2) = 1, если (A)[(fi)(L)]; (СУ)=1, если (А) < 1(H) (L)l

10 111110

Регистровая косвенная

Сравнение А с константой

(А) - {В), (А) не изменяется, (2) = 1, если (Л)= = (б,); СУ=1, если И)<<Я.)

11111110 (В.)

Непосредственная



[0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [ 84 ] [85] [86] [87] [88] [89] [90] [91] [92]

0.0009