х = I или при X = о оба выхода триггера Q и Р принимают одинаковые значения {Q = Р = I или Q = Р = 0), а после окончания действия информационного сигнала Q принимает с равной вероятностью значение Q = О или Q = I, а Р = Q. Соответственно можно построить 5 = 25 функциональных схем триггеров, реализующих различные логические функции Q к Р при значениях входного сигнала х = 0,1. И вообще можно построить 5™ различных функциональных схем триггеров, реализующих различные логические функции т двоичных входных сигналов.

В комплексах интегральных элементов, выпускаемых промышленностью, представлено только несколько типов триггеров, отличающихся друг от друга как по схеме, так и по назначению; обычно собственно триггер и логическая схема, управляющая его входами, создаются на одной кремниевой пластине и составляют конструктивно один модуль.

Основными типами триггеров интегральных комплексов являются /?5-триггер, Г-триггер, (-триггер, D-триггер и некоторые другие. Обычно в цифровой технике применяются различные типы синхронных триггеров; но наряду с ними в технике связи и управления применяются и асинхронные триггеры. Поэтому ниже рассматриваются и синхронные и асинхронные варианты триггеров. Важно отметить, что, как правило, и собственно синхронные триггеры содержат в качестве составных элементов асинхронные триггеры, и прежде всего асинхронные /?5-триггеры.

Правила функционирования того или иного триггера задаются различными способами: в виде таблицы переходов триггера, т. е. таблицы информационных значений входных сигналов, внутренних состояний и выходных сигналов триггера; в виде характеристических уравнений - логических функций типа Q" -

==/(Q"~, xf) i=l, 2 ... т;в виде графа, состоящего из вершин (например, кружков), число которых соответствует возможным статическим состояниям триггера (с учетом внутренних состояний элементов памяти) и направленных ветвей, начинающихся и заканчивающихся на вершинах; при этом на ветвях указывается набор входных сигналов, приводящих к данному переходу триггера из одного состояния в другое (или подтверждающих данное состояние); наконец, в форме микропрограммного автомата.

Наряду с логической функцией, реализуемой триггером, важной характеристикой интегральных триггеров является их быстродействие. Выходной сигнал триггера появляется с задержкой относительно момента подачи входного информационного сигнала или ТИ - в синхронных триггерах. Будем полагать, что каждая цифровая интегральная схема И - НЕ, ИЛИ - НЕ и т. п. задерживает сигнал (при включении или выключении ее) в среднем на время зср; при распространении сигнала через k последовательно включенных ЦИС имеет место средняя задержка tip равная сумме средних задержек отдельных ЦИС; при однотипности последних

зср = /г4ср. Упомянутая задержка определяет разрешающее время tbum (и соответственно максимальную частоту переключений триггера /макс = -минимальный интсрвал времени между моментами поступления входных сигналов, при которых триггер надежно переключается в соответствии с заданными правилами работы в новое статическое состояние. Необходимо иметь в виду, что для надежной записи информации в триггер длительность входных импульсов /и вх должна быть не меньше величины вх мин, при которой обеспечивается установление новых стационарных уровней; при определении /„ш! следует учитывать, что выходные сигналы триггера управляют аналогичными триггерами (или другими логическими схемами) и должны поэтому иметь достаточную длительность. Ниже для иллюстрации порядка переключения триггеров и оценки их быстродействия используется следующий способ: непосредственно на схеме выписываются коды входных сигналов, внутренних состояний и выходных сигналов, причем цифры кодов, находящихся на одинаковых позициях, соответствуют значениям сигналов, действующих в течение одних и тех же интервалов времени;, над цифрами кодов выходных сигналов ставится знак « -» (тильда) , если сигнал появляется с задержкой 4 ср относительно момента подачи входного сигнала, или тильда с цифрой 2 («2»)-при задержке на 24 ср, тильда с цифрой 3 («--З») - при задержке на 34 ср, и т. д.; отсутствие тильды означает отсутствие задержки появления выходного сигнала.

Такая запись кодов на схеме делает ненужным .вычерчивание громоздких временных диаграмм.

В заключение заметим, что такие параметры, как нагрузочная способность интегральных триггеров (коэффициент разветвления по выходу Пт), коэффициент объединения по входу /Ит определяются величиной этих параметров логических элементов, на которых строится тот или иной триггер.

., 48.2. /?5-ТРИГГЕРЫ

Рассмотрим вначале асинхронный триггер /?5-типа. Этот триггер является наиболее простым по структуре интегральным триггером - он содержит минимальное число - только два логических элемента. Помимо самостоятельного применения асинхронный /?5-триггер входит в качестве составного узла в структуры триггеров других типов.

Функциональные схемы асинхронного Р5-триггера на элемен-гах ИЛИ - НЕ, И - НЕ приведены на рис. 4.20а, б. Этот триггер имеет два установочных входа R и 5.

Порядок переключения /?5-триггера на элементах ИЛИ -НЕ приведен в таблице переходов 4.1 или в более компактном виде - в таблице 4.2.

Таблица 4.1

Таблица 4.2

Из таблиц видно, что при = О, 5» = 1 происходит либо подтверждение предшествующего состояния, если = 1, либо переключение в состояние Q" = 1, если предшествующее состояние было Q"~= 0. При R" = I, 5" = О происходит либо подтверждение предшествующего состояния, если = О, либо переключение в

состояние Q" = О, если было Q»-i = 1. При i?» = 0, 5» = О состояние триггера не изменяется, т. е. Q" = = Q"->. Наконец, при i?» = = 1, S" = 1 состояние триггера неопределенное (Q"= = к) и такая комбинация входных сигналов является недопустимой; другими словами, должно выполняться условие Si?" = 0.

Из сказанного следует, что характеристическое уравнение RS - триггера 5"sV;?"Q"-. Правила работы

S1100

Рис. 4.20

может быть записано в виде: Q" триггера иллюстрируются записанными на рис. 4.20а кодами входных сигналов R, и соответствующих им выходных сигналов Р", цифры всех кодов, находящихся на одинаковых позициях, •соответствуют значениям сигналов, действующих в течение одних и тех же интегралов времени, а знаки «» (тильда) с цифрой над кодами указывают, как было упомянуто в предыдущем параграфе, длительность задержки - /зср, 24 ср, 34 ср и т. д., с которой устанавливаются сигналы на выходе относительно момента изменения сигналов на входе.

Рассмотрим иллюстрирующий пример. Пусть триггер находится в состоянии, определяемом первой позицией выходных и входных кодов, т. е. Q = l, Я = 0, i?=5 = 0. В некоторый момент <2